

实验二 组合电路设计实验报告

姓名：张三

学号：1234567890

班级：1234

手机：13800000000

注：黑色字体内容不能改动，蓝色字体内容（为示例或说明）需删除和修改。

1. 实验题目

设计一个组合电路，输入一个 3 位的数字,..... (根据各自题目填写)。

2. 实验约束

- 电路设计时只能使用与非门和非门进行实现。
- 采用 Verilog 实现时使用结构化描述方式。

3. 电路设计

a) 规范化

该部分阐述电路的输入输出，以及电路的行为。

b) 形式化

该部分用真值表来对电路行为进行建模。

c) 优化

该部分用卡诺图对电路进行优化,以及用提取公因子的方法进行进一步优化(该步可选)。需要体现卡诺图化简过程。

d) 工艺映射

该部分通过工艺映射将电路映射成只包含与非门 (或者或非门) 和非门的实现。
只需要给出工艺映射前和工艺映射后的电路图即可。

4. 电路实现

该部分通过 Verilog 语言对所实现的电路进行结构化描述实现。关于 Verilog

结构化描述，参见书上的例子 2-20。需要给出 Verilog 代码和相关注释。

5. 电路验证

a) TestBench

该部分通过编写 Verilog TestBench，对实现的电路模块进行功能验证。需要给出 Verilog 代码和相关注释。

b) 仿真结果

该部分通过 Vivado 仿真。需要给出仿真得到的 Wave，并进行验证解释。

6. 实验心得

该部分阐述实验的一些心得，如实验体会、遇到的问题以及解决办法。